테브난 등가회로

등가회로, Equivalent circuit

 

등가회로는 역할은 동일하지만 구성이 다른 회로이다.

등가회로를 만드는 가장 큰 이유는 회로 해석을 쉽게 하기 위해서인데, 복잡한 회로를 단순화 작업을 거치게 되면 하나의 저항과 하나의 전압원으로 구성할 수 있다. 

 

이 등가회로의 대표적인 회로가 테브난 등가회로(Thevenin's Equivalent Circuit)와 노턴 정리(Norton's Theorem)이다.

 

영어를 옆에다가 표기하는 이유는 외국사이트나 다른 원서를 찾다가 확인하기 편하게 하려는 목적이다. 내가 잘 알고 있거든~ 하는 것은 아니다.

 

 

테브난 등가회로(Thevenin's Equivalent Circuit)

 

테브난 정리는 독일의 과학자 헬름홀츠가 1853년에 발견하였다. 이 때 헬름홀츠가 확실하게 정리하여 발표하였으면 테브난 등가회로가 아닌 헬름홀츠 등가회로가 되었을지도 모른다. 이름이 매우 어렵다. 아무튼 1883년 프랑스의 통신공학자인 테브난이 재정리하여 자신의 이름으로 발표하였다.

 

테브난 등가회로와 노턴 등가회로를 변환하는 연습을 해보면 테브난이 좀 더 쉽게 느껴진다. 

테브난은 위에 설명한 것처럼 하나의 저항과 하나의 전압원, 노턴은 전압원이 아니라 전류원을 기준으로 만든다. 

 

테브난 등가회로

 

위의 (a)회로가 처음 회로이고 이를 테브난 등가회로로 변환하면 (b)회로로 변환할 수 있다.

(a)회로를 살펴보면 전압원이 하나가 있고 저항이 3개가 있다. 그리고 A접점, B접점이 있다. 일반적으로 테브난 등가회로 연습을 하면 (a)회로와 같은 형태가 대부분이다. 더 정형화 시키면 아래와 같다.

위의 회로를 보시면 알겠지만 회로망을 하나의 저항과 하나의 전압원으로 표현하는 방법이다. 아래에서 정리하는 방법을 통해 보여주겠지만 전압강화와 합성저항을 구하면 간단하게 구할 수 있다.

 

 

테브난 등가회로의 변환순서

 

[1] 회로에 연결된 부하 제거 // 위의 회로망에서는 A와 B에 연결된 부하 회로를 의미

[2] 제거된 부하 양단의 전압 측정 // A와 B의 전합강하(전압)를 측정, 계산식 또는 계측기 사용

  ※ 테브난 등가 전압원 

[3] 전압원을 단락시킴 // 단락시킨다는 의미는 전압원을 빼고 그냥 선으로 연결함

[4] A를 시작점, B를 끝점으로 합성저항을 구함

  ※ 테브난 등가저항 구함

[5] 테브난 등가 전압원과 등가저항을 직렬로 연결함 

 

위의 설명만으로는 부족하니 하나씩 적용해보자

 

예시 풀어보기

 

일단 위의 예제부터 풀어보자

 

[1] 회로에 연결된 부하를 제거 

이 부분은 사실 이미 제거가 된 상태이다. A와 B에 연결이 안되있기 때문에 넘어간다.

 

[2] 제거된 부하의 양단의 전압 측정

계측기를 A와 B에 연결한다고 생각하면 편하다. 

초보자가 많이 하는 실수가 아래와 같다.

전압원을 측정한다고 A와 B를 연결하는 것이다. A와 B는 부하가 연결된 곳으로 개방(Open)이 된 상태이다. 이걸 연결하고 계산하면 값이 엉뚱하게 나온다.

 

A쪽으로는 개방(Open)이기 때문에 회로가 끊켜있다. 그래서 전류가 흐르지 않는다. 그러면 20k옴은 전압강하하는데 계산을 전혀 신경쓰지 않아도 되는 상태이다. 아래와 같이 계산을 하면 된다.

 

결국 아래와 같이 계산이 편하게 된다.

A와 B 사이의 전압강하 값을 구하면 된다. 이거는 전압강하를 배웠다면 편하게 계산할 수 있을 것이다.

내가 구하고 싶은 곳의 전압강하값이 R_1이라면 위와 같이 계산하면 된다.

V는 전체 공급 전압원이다.

여기서 V=100, R_1=25k, R_2=100k 이다. 그러면 분자의 R_1을 R_2로 바꾸면 된다.

 

위의 계산식에 대입하여 보자.

위와 같은 식으로 대입될 것이고 계산을 하면

테브난 등가전압은 80[V]가 나올 것이다. 설명하느라 오래걸렸지 사실 간단하다.

지금 테브난 등가전압 V_th를 구하였다. 등가전압은 V_th 또는 E_th로 많이 표시한다. 전압원을 V또는 E로 표시하는데 이건 학자들마다 다르고 국가마다 다르다. 상황에 맞게 잘 사용하면 된다. 그리고 th는 테브난을 표시하는 것인지 잘 알것이다.

 

 

[3] 전압원을 단락시킴

 

이제 테브난 등가저항을 구하기 위하여 전압원을 단락시킨다. 단락은 영어로 하면 Short circuit이다. short는 우리가 잘 아는 숏다리의 숏이다. 영어에 능숙하지 않기 때문에 넘어가자. 

회로에서 단락이라고 의미하는 것은 그 소자를 빼고 그냥 연결시킨다고 생각하면 편하다 그러면 아래의 회로와 같다.

 

[4] A를 시작점, B를 끝점으로 합성저항을 구함

 

위의 회로를 보면 화살표가 보일 것이다. 그러면 A를 시작으로 우리는 합성저항을 구하면 된다. 합성저항 구하는 방법은 이전에 포스팅 한 글에 있다. 확인해보시기 바란다.

 

합성 저항을 구하면 R1과 R2//R3 가 직렬로 연결되어 있다. 

R2와 R3는 병렬이다. 이 병렬 저항 값을 구하면

병렬 저항공식에 대입하면

20k가 나온다. 계산을 할 때 킬로(k)를 생략한 것은 계산의 편의상 그렇게 하였다.

 

최종 값을 계산하면 R1의 20k와 R2//R3의 20k를 직렬로 연결하여 40k이 나온다.

여기서 나온 40k가 테브난 등가저항이다. 

 

 

[5] 테브난 등가 전압원과 등가저항을 직렬로 연결함 

 

V_th = 80[v], R_th = 40k[옴]

 

 

이와 같이 표현할 수 있다. E_th와 V_th는 같은것이기 때문에 신경쓰지 않아도 된다.

 

 

!

 

한 문제를 정리하고 나니 예제 하나를 더 해보려고 했던 내 자신을 반성해 본다. 노턴 등가회로도 하려했는데 그건 애초에 불가능하였던가 싶다. 테브난은 회로이론 처음에 공부했을 때 신기해서 열심히 했던 기억이 있다. 바로 기억이 난다. 오랫만에 하니 재밌다. 아무튼 테브난은 2~3번 연습하면 충분히 기억이 날 것이다.